Проектирование микропроцессорных систем
Контрольная по предмету:
"Кибернетика"
Название работы:
"Проектирование микропроцессорных систем"
Автор работы: Аксинья
Страниц: 32 шт.
Год:2009
Краткая выдержка из текста работы (Аннотация)
В имеющейся микропроцессорной системе реализован дешифратор, дробящий адресное пространство памяти на страницы по 1024/16=64К. ОЗУд разместим в страницах с 8 по 11, тогда размер окна будет равен 4*64=256К. При заданной емкости ОЗУд равной 2М для регистра адреса потребуется log2(2048/256) = log2(8) = 3 разряда. Согласно заданию регистра адреса требуется разместить вместо устройства вывода DO. В качестве микросхемы регистра адреса применим К555ТМ8 4-х разрядный регистр-защелку. Его входы подключим к шине данных, на вход записи подадим не инвертированный сигнал записи в DO, данная доработка вызвана тем, что запись в регистр производится по фронту сигнала C, в то время как по заданию № 1 устройство вывода имело запись по низкому уровню. Выходы регистра выведем на общую микропроцессорную шину, обозначим их P0-P3 они соответствуют старшей части адреса выдаваемой на микросхему ОЗУд, или иначе их можно назвать номером страницы. Старший адрес микропроцессора подключаемый напрямую к ОЗУд A17, совместно с другими адресными линиями он адресует окно объемом 2^18=256К. Окно располагается по адресу 8000hBFFFFh.
---------------------------
Как видно из диаграммы для дешифрации адреса ПЗУ требуется каскадное включение четырех дешифраторов 4х16. Дешифрация адресов ОЗУ1 и ОЗУ2 возможна с применением одного дешифратора 4х16. Поэтому имеет смысл оставить один дешифратор, подключенный к линиям A19-A16, который обеспечит предварительное дробление адресного пространства на блоки по 64 килослова. Выбор страницы с адресом 0-0FFFFh нужно пропустить через элемент И с линиями инвертированными адреса A15-A5 (11 линий), на выходе элемента получим сигнал выбора адреса ПЗУ.
В итоге можно изобразить структурную схему дешифрации адресов памяти, рисунок 11.
---------------------------
На основании карты портов ввода-вывода можно составить векторную диаграмму деления адресного пространства портов. Число портов ввода вывода по исходным данным 512, т.е. используется 9 адресных линий, темнее менее все адреса устройств заданы в диапазоне от 0 до FFh, поэтому имеет смысл дробить адресное пространство с применением только мл. 8 линий адреса, линию A8 при этом можно подключить на разрешающий вход дешифратора. Векторная диаграмма адресного пространства портов ввода-вывода представлена на рисунке 12.
---------------------------
Содержание работы
Контрольная работа состоит из трех частей: 1)деление адресного пространства. 2)расширение адресного пространства. 3) электрическое взаимодействие микропроцессорных компонентов. Для каждого расчетного задания разработаны схемы. Все расписано очень подробно.
Если вы являетесь студентом РГППУ (ЭЛиН) г. Екатеринбурга, и для выполнения задания нужно сделать расчет по ДР, то для этого случая я расписала в самом документе, как сделать другой ДР, но что бы при это схема и расчеты остались те же.
1 часть
Введение 3
1. Выбор кода работы и постановка задачи 4
3. Структурная и функциональная схема микропроцессорной системы 11
4. Карта памяти и адресного пространства портов ввода вывода 13
5. Проектирование схемы деления адресного пространства 14
6. Выбор элементов 18
Выводы 20
Список использованной литературы 21
Приложение описание используемых микросхем 22
2 часть
Введение 3
1. Выбор кода работы и постановка задачи 4
2. Условное графическое изображение микросхемы ОЗУ 5
3. Структурная и функциональная схема микропроцессорной системы 6
4. Подключение ОЗУд к пространству памяти 8
Список использованной литературы 10
3 часть
1. Исходные данные 3
2. Электрическая схема 4
3. Таблица нагруженности процессорного модуля 5
Выводы 5
Использованная литература
- Е.П. Угрюмов «Цифровая схемотехника» - СПб.: БХВ-Петербург, 2001. - 528с.
- Г.И. Пухальский, Т.Я. Новосельцева «Цифровые устройства» - СПб.: Политехника, 1996. - 885с